FPGA

ISE14.2在Language Templates中没有Coregen，不能查看IP core模板

2019-07-16 00:10发布

站内问答 / FPGA
3602 1 1727
      在使用ISE14.2的过程中，在工程内创建了.xco文件，在Language Templates中只有Tcl，UCF,VHDL,Verilog四项，没有Coregen，不能查看IP core模板，建立的.xco文件也不能使用起来。
      请问这是什么原因？
asdsad.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
wangbo1993
1楼-- · 2019-07-16 01:33
哈哈哈我的也是这样

一周热门 更多>