FPGA

fpga控制vga显示

2019-07-16 00:10发布

站内问答 / FPGA
1645 2 1463
FPGA控制vga显示  像素时钟为50Mhz,分辨率为800*600,刷新率60hz,结果屏幕显示超出范围，求大神解答一下是什么原因啊？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
西部大道
1楼-- · 2019-07-16 04:11
像素时钟频率不对，800*600@60Hz的像素时钟应该是40MHz
250597205
2楼-- · 2019-07-16 08:37
 精彩回答 2  元偷偷看……

一周热门 更多>