FPGA

关于fpga的PID实现中，时钟和流水线的相关问题

2019-07-16 00:13发布

站内问答 / FPGA
5082 1 1236
前段时间发了个关于FPGA的PID实现的帖子，有个人说“整个算法过程说直白点就是公式的硬件实现，用到了altera提供的IP核，整个的设计要注意的时钟的选取，流水线的应用”，本人水平有限，想请教一下其中时钟的选取和流水线的设计应该怎么去做，需要注意些什么，请大家指导一下。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
glace12123
1楼-- · 2019-07-16 04:37
流水线是为了满足时序环境，避免大位宽高速运算造成输入延迟不同导致运算结果错误。
时钟嘛，这是个普遍的话题了，每个系统设计都要考虑时钟问题。。。

一周热门 更多>