FPGA

FPGA 时序违规 求助

2019-07-16 00:25发布

站内问答 / FPGA
3778 1 1731
clk_100m时序综合后出现违规 ，  SDC应该怎样修改？
N$GENIF37KQTT5ICZCE9[KF.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
锦州彪哥
1楼-- · 2019-07-16 03:39
 精彩回答 2  元偷偷看……

一周热门 更多>