FPGA

求助帖，关于FPGA与USB通信问题

2019-07-16 00:28发布

站内问答 / FPGA
12385 1 1761
各位前辈，下图是FPGA的一个FIFO的DOUT的数据，DATAOUT是FIFO与USB总线相连的，IFCLK是FPGA由PLL产生，提供给USB的IFCLK的外部时钟，我用Signal Tap II采集的波形为：但是通过USB上位机看到的数据竟然是这个数据：
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
catchshine
1楼-- · 2019-07-16 03:17
图片附上，感谢各位前辈帮忙
dout.jpg
usb.jpg

一周热门 更多>