FPGA

Xilinx ISE的mig生成ddr2

2019-07-16 00:29发布

站内问答 / FPGA
4575 1 1642
有人用Xilinx ISE的mig生成ddr2，然后进行调试的吗？如果选择了内含pll，顶层时钟怎么连接
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
蒋毛毛
1楼-- · 2019-07-16 00:40
 精彩回答 2  元偷偷看……

一周热门 更多>