2019-07-16 00:30发布
forever532 发表于 2014-9-15 19:13 在前一模块定义一个寄存器，寄存器的高四位直接赋初始值4‘d0,在一个always时序块中将此模块输出赋给这个寄 ...
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 成长中的原始人 的问题《fpga在block设计时，需要合并引脚时怎么做》','https://www.xiaopingtou.net/q-48094.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
这样是可以的，我在想找到直接连的方法，其实直接连也可以，多出的4位用空的寄存器n[3..0]接上就行了din<={n,dout},但是为什么不能用4'd0?!
一周热门 更多>