关于FPGA读写SDRAM问题？ - 平头弟

关于FPGA读写SDRAM问题？

2019-07-16 00:30发布

站内问答 / FPGA

11107 10

我的设计中，ADC采集的数据（adc采集的速率20M）经过FPGA内部构建的ADCFIFO，SDRAM读ADCFIFO的数据写进SDRAM中，数据再由SDRAM读出送给FPGA内部构建的mcuFIFO中，（sdram读写频率为90MHZ）,数据经过MCUfifo后输出DATAOUT(8位数据)，得到的数据存在以下问题：

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

10条回答

1楼-- · 2019-07-16 03:18

图片粘贴不上去，数据用SIGNAL TAP II 看得出，数据输入端我用计数器产生00-ff的数据，但是DATAOUT出现的数据是00 00 01 02 03 03 04 05 06 06 07 08 09 09............

2楼-- · 2019-07-16 07:03

静候回复

3楼-- · 2019-07-16 11:11

精彩回答 2 元偷偷看……

4楼-- · 2019-07-16 12:10

hxing 发表于 2014-9-10 23:20
静候回复

你也遇到同样的问题吗？

5楼-- · 2019-07-16 15:11

gsagffdgdghdfgdddddddddddfgfg

成长中的原始人

6楼-- · 2019-07-16 18:17

fifo输出正确吗？

一周热门更多>

相关问题

相关文章