FPGA

关于FPGA读写SDRAM问题？

2019-07-16 00:30发布

站内问答 / FPGA
11145 10 1488
我的设计中，ADC采集的数据（adc采集的速率20M）经过FPGA内部构建的ADCFIFO，SDRAM读ADCFIFO的数据写进SDRAM中，数据再由SDRAM读出送给FPGA内部构建的mcuFIFO中，（sdram读写频率为90MHZ）,数据经过MCUfifo后输出DATAOUT(8位数据)，得到的数据存在以下问题：

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
10条回答
my9023
1楼-- · 2019-07-16 20:16
是不是读写状态控制的问题？你的输出数据有重复，是这个问题吗
Catchshine！
2楼-- · 2019-07-17 00:50
 精彩回答 2  元偷偷看……
my9023
3楼-- · 2019-07-17 02:58
Catchshine！ 发表于 2014-9-16 18:24
恩 是的 就是这个问题 问题出现在哪块啊

这种问题我一般是在测试的时候把所有的控制信号，状态信号都引出来进行观察，分析仿真结果，找到具体的出错点，慢慢改慢慢调试。
成长中的原始人
4楼-- · 2019-07-17 04:34
你先看看读取地址是不是重复
上一页 1 2

一周热门 更多>