FPGA

关于编写AD/DA的verilog程序

2019-07-16 00:32发布

站内问答 / FPGA
6117 4 1422
新人一枚，初学verilog以前用的VHDL都是稍微会一些，写的都是小程序，没有写过AD  DA 的程序，对于这类的初始化配置之类的不清楚怎么弄，是不是在开头要对时钟，采样模式，format之类的配置呢，求教！！！现在要写一个8位DA CS4382，由于对这类没有经验，不知道怎么入手，可以先从简单的开始吧，所以请教一下具体该怎么做，或者有没有此类详细的教学呢，谢谢
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
zidie11
1楼-- · 2019-07-16 05:30
{:1:}{:1:}{:1:}{:1:}{:1:}{:1:}
kxc008
2楼-- · 2019-07-16 08:37
 精彩回答 2  元偷偷看……
ckpl
3楼-- · 2019-07-16 10:41
{:1:}{:1:}{:1:}{:1:}
kxc008
4楼-- · 2019-07-16 15:29
没人帮一下吗

一周热门 更多>