这要看“一个延时1ms的信号”这个信号是什么信号，周期是否比2M时钟的小，如果小，那一般都能捕捉到，如果这个信号的脉冲宽度比2M时钟小，那可能就捕捉不到，如果这样，可以在fpga中将2M时钟倍频成一个比要捕捉的信号的频率大的时钟（如3、5倍），这样就可以捕捉到了！

登入 发表于 2014-7-30 15:20
这要看“一个延时1ms的信号”这个信号是什么信号，周期是否比2M时钟的小，如果小，那一般都能捕捉到，如果 ...

是电平信号，就这个问题来看，那就是可以扑捉到呗？

奈奎斯特， 采样必须大于2倍
在FPGA设计中，完全被采样，需要有这么一个要求:被采样的有效其有效时间必须大于等于一个采样始终周期（所以被采样信号的频率必须小于采样始终1倍)
(以上是安全采样情况)
原理：采样都在时钟边缘，如果采样信号在一个采样周期内跳变，有可能不可以正确采样。这也跟触发器特性等有关.