FPGA

FPGA新人求助有关ise14.7仿真程序正确但是仿真输入总是高阻态

2019-07-16 00:35发布

站内问答 / FPGA
8961 3 923
用的很简单的verilog 程序，步骤都是按照教程来的，但是仿真结果输入总是高阻态，试了很多不同的程序都是同样的问题
module xor_2(y,a,b
    );
   output y;
input a;
input b;
assign y=a^b;
endmodule

testbench:
initial begin
  // Initialize Inputs
  a = 0;
  b = 0;
  // Wait 100 ns for global reset to finish
  #100;
        
  // Add stimulus here
  #10 (a,b)=2'b01;
  #10 (a,b)=2'b10;
  #10 (a,b)=2'b11;
  #10 $stop;
  
end
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
haoliuxin0806
1楼-- · 2019-07-16 06:02
试了很多其他的程序还是同样的问题，希望能帮忙解答一下
zhbbhz
2楼-- · 2019-07-16 06:10
仿真方法的问题！顶层一定是TB，而功能模块单独编写并要在TB里例化（别说你不知道模块化、层次化设计），简单测试的话就将各种激励写在TB里（也就是在顶层实现），复杂的激励也可以模块化设计并在TB中例化使用。需要注意的是被测试模块输入输出口在TB中的类型，一般在TB内被测试模块的输入信号为reg类型（如clock时钟），模块的输出（可与其他模块输入相连的信号）定义为wire类型，比较特殊的是双向口仿真，需要在TB内定义并实现一组reg信号作为双向口输入信号，另外还要在TB内定义一组wire信号作为双向口的输出信号，上述在TB内定义并实现的端口变量在模块例化时与模块关联。你找些TB的编写资料看看，对初学者来说抽象了点，但值得啃一啃！
haoliuxin0806
3楼-- · 2019-07-16 10:13
 精彩回答 2  元偷偷看……

一周热门 更多>