FPGA

如何解决仿真过程中产生乱码问题

2019-07-16 00:39发布

站内问答 / FPGA
6680 1 1130
七段数码管显示电路   在仿真过程中产生乱码问题，我已用箭头表明出来了，希望大家能够给以指导，谢谢你们了！！！
QQ截图20140613224505.png
QQ截图20140613224436.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
legend198908
1楼-- · 2019-07-16 06:03
可能是因为没有复位，然后仿真器不认后面的赋值了，你这个还是maxplus2？下到芯片显示应该是正常的吧

一周热门 更多>