FPGA

请问sdram的时钟引脚没有在pll的引脚上，还能正常工作不？

2019-07-16 00:46发布

站内问答 / FPGA
4603 1 1679
因为在板子设计的失误，没有把sdram的时钟引脚和pll的固定io一样，不知能不能工作呢
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
大笨象的眼泪
1楼-- · 2019-07-16 03:16
沙发给自己，希望大神们能指点一下，感激不尽

一周热门 更多>