FPGA

verilog写cpld的程序如何消除按键的抖动？

2019-07-16 00:51发布

站内问答 / FPGA
6483 2 1213
verilog写cpld的程序如何消除按键的抖动？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
camp
1楼-- · 2019-07-16 04:50
本帖最后由 camp 于 2014-4-2 10:06 编辑

设计一个计数器，当输入按键有电平变化，计数器清零如果计数器计数20ms（这只是一个稳定的大概值)，则认为按键电平变化是稳定了。
如果计数器计数不达到20ms就有电平变化，则认为上一次电平变化无效。继续清零重新检测此次电平变化。。。

以此类推
总结: 消抖就是检测最后此电平变化是否稳定20ms。是则认为稳定，否则认为是抖动

嵌入式-H
2楼-- · 2019-07-16 05:00
camp 发表于 2014-4-2 10:03
设计一个计数器，当输入按键有电平变化，计数器清零如果计数器计数20ms（这只是一个稳定的大概值)，则认为 ...

好的 我试试  谢谢你的建议

一周热门 更多>