DDR3 IP 初始化控制问题,local_init_done信号一直不拉高

2019-07-16 00:54发布


tica, Arial, sans-serif">
最近在做DDR3的项目,使用的是stratix iv芯片,使用PHY II产生的核中有的example仿真时发现local_init_done信号过了有劲6000us才拉高,反正用了有一个小时,本来以为可能是tb的问题,但到最后上板调试的时候却也发现local_init_done信号一直没有拉高,有大神遇到过同样的问题么,解决方法是什么


友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
愤怒的企鹅
1楼-- · 2019-07-16 01:36
这个问题我遇到过,不过是DDR2的phy_init_done一直拉不高,觉得它死在那个状态的原因是DDR2 IP核初始化过程会有验证过程,如果验证出错就认为初始化没有完成,所以就死在那个状态一直在验证。
首先你要确认DDR2 IP 核上的所有信号是否都用到了,我当时有过因为DM引脚没有分配造成初始化无法完成。
然后就是确认硬件没有问题,例如DDR2芯片是好的,电压是正常的等,我当时因为DDR2 芯片有过问题,一直不能初始化完成。
小计地盘
2楼-- · 2019-07-16 04:27
 精彩回答 2  元偷偷看……
小计地盘
3楼-- · 2019-07-16 09:40
生成核的时候给的例子按理说可以验证你的设计对不对,但是吓到板子也是这个问题
tanmaoqin
4楼-- · 2019-07-16 10:33
小计地盘 发表于 2014-3-15 08:59
生成核的时候给的例子按理说可以验证你的设计对不对,但是吓到板子也是这个问题

您好!请问你的DDR3初始化问题解决了吗?是哪里出问题了呢!我也是这个问题 解决不了,下载到KC705开发板上后,初始化信号一直无法拉高,管脚啥的分配全是严格按照开发板原理图设置的。。。谢谢!急求答案哇
myself2004
5楼-- · 2019-07-16 14:16
上电之后,加一个延时1000个clk的复位信号试一下,复位ddr ipcore的。另外你可以再测试下,ddr的参考时钟是否正确。
tanmaoqin
6楼-- · 2019-07-16 15:15
myself2004 发表于 2015-11-6 22:47
上电之后,加一个延时1000个clk的复位信号试一下,复位ddr ipcore的。另外你可以再测试下,ddr的参考时钟是否正确。

您好!按照您说的试了一下,延时1000个mmcm clk 确实使初始化信号拉高了,但是500个跟2000时钟延迟都行不通,这是为什么呢

一周热门 更多>