专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
FPGA疑问关于“复位”“十进制”“状态机初始状态”
2019-07-16 00:55
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
6447
3
1042
随着
FPGA
学习深入,有以下问题求高手帮忙
1,复位信号往往高扇出,那复位越少越好,有的就不需要复位,比如分频器的计数,那哪些地方都可以不复位呢?
2,verilog中使用数值判断之类的,使用十进制和二进制表示有没有什么影响?
3,好的状态机写法是,在状态判断的组合逻辑always块中,最好先定义一个初始化状态,case中最好定义一个默认状态,初始化状态是不是必要,定义为全零好还是不定态“x“好呢。
困扰好久了,求解答,谢谢
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
funbo
1楼-- · 2019-07-16 04:28
来人帮忙啊,怎么没人捏
加载中...
小工兵
2楼-- · 2019-07-16 05:03
第一个问题:就个人经验,都是设置一个全局复位的。
第二个:没有影响,最终都是以二进制表示,因为硬件描述语言最后生成的是一个数字电路。
第三个:在面向综合语句中,初始化是不必要,但最好初始化,而在面向仿真语句中,初始化是必要的。
加载中...
伴鸟高飞
3楼-- · 2019-07-16 09:49
1.一般正规的大型FPGA设计,绝大部分的寄存器都是需要复位的,关心的是同步还是异步复位的问题。复位是高扇出没有错,但是高扇出并不意味着不能使用。可以用全局buf来解决高扇出的问题,另外保证高复位可以解决时序需求的问题。
2.在电路本质上,没有任何影响,只是在用十进制表示的时候,心里要清楚这个十进制是有多少位,这样才知道两个十进制的比较会不会影响逻辑电路时序。
3.初始化需要与否,不是由语言决定的,也不是由逻辑电路的需求决定的,而是由你的设计思路与设计严谨的思考方法决定的。
加载中...
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
基于FPGA的X射线安检设备控制器
2 个回答
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下
6 个回答
关于VHDL或Verllog程序稳定性的问题
11 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
第二个:没有影响,最终都是以二进制表示,因为硬件描述语言最后生成的是一个数字电路。
第三个:在面向综合语句中,初始化是不必要,但最好初始化,而在面向仿真语句中,初始化是必要的。
2.在电路本质上,没有任何影响,只是在用十进制表示的时候,心里要清楚这个十进制是有多少位,这样才知道两个十进制的比较会不会影响逻辑电路时序。
3.初始化需要与否,不是由语言决定的,也不是由逻辑电路的需求决定的,而是由你的设计思路与设计严谨的思考方法决定的。
一周热门 更多>