FPGA中RAM能实现一个时钟内并存和并取

2019-07-16 01:02发布

5426 4

请问高手们，在FPGA的ram能实现一个时钟内存8个数，然后也可以一个时钟内去8个数，同时存和取的地址不是连续的。请问这个能实现，怎么实现

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

4条回答

1楼-- · 2019-07-16 01:47

精彩回答 2 元偷偷看……

2楼-- · 2019-07-16 03:31

要想在fpga中一个时钟存取8个RAM数据，则可以采用8个并行RAM块，也能实现同时一个时钟读写8个数据。

3楼-- · 2019-07-16 05:27

编个读写算法来控制读写地址。

参与人数 1积分 +10 收起理由

zhou2sheng + 10 感谢您的参与，您的支持是我们最大的动力.

4楼-- · 2019-07-16 08:18

学习学习！！！！！！！！！！！！！！！！！！！！！！！