FPGA

两个4位加法器级联构成一个8位加法器 verilog怎么写啊？！！

2019-07-16 01:05发布

站内问答 / FPGA
5645 2 1024
小弟是初学者，刚把verilog基本语法看完，只会写简单的四位或者八位的加法器，但是两个4位加法器级联构成一个8位加法器不会写啊，应该是顶层调用两个四位的，但不知道具体怎么写，求大神指点！不胜感激！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
馨雨
1楼-- · 2019-07-16 04:50
刚接触，正在研究中
highman
2楼-- · 2019-07-16 08:35
馨雨 发表于 2013-12-28 16:40
刚接触，正在研究中

过了这么久才想起来这逛逛，没想到还有人回复，谢谢了，哈哈，这个弱智的问题真不知道怎么好意思问出来的。。。

一周热门 更多>