FPGA

Lpm_divide仿真正确，硬件结果不正确

2019-07-16 01:05发布

站内问答 / FPGA
12772 2 1689
      小弟最近需要做一个除法器，使用洪模块LPM_divide, 在仿真正确但结果不正确，想问一下问题出在哪里？      电路图如下：
1.png      除数是一个常数6，仿真图如下：

2.png
可以看到每六个上升沿会变化一下，但在硬件上遇到了问题，无论怎么改变除数，输出结果都是除以2（除数为2），特别困惑想问一下是什么问题？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
z00
1楼-- · 2019-07-16 05:10
是不是输入的频率太高了
youzizhile
2楼-- · 2019-07-16 07:07
改变除数后有没有更新lpm_constant1模块，要是没有更新的话，还是原来的数据

一周热门 更多>