FPGA

关于quartus里面的buffer问题

2019-07-16 01:07发布

站内问答 / FPGA
14747 2 1020
做一个全加器，但是要把输出进位反馈到输入进位端，想用buffer连电路，不知道怎么办？用的cyclone芯片。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
馨雨
1楼-- · 2019-07-16 04:02
研究研究
qwertr
2楼-- · 2019-07-16 08:28
 精彩回答 2  元偷偷看……

一周热门 更多>