专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
《从算法设计到硬线逻辑的实现》中第十章练习6-在Verilog H...
2019-07-16 01:10
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
6663
4
1268
在做夏宇闻教材《从算法设计到硬线逻辑的实现》中第十章
练习6-在Verilog HDL中使用函数
按原文编译总是出错,将
[3:0]中的3改为大于3的值就没错了,如[4:0].
为什么呢?
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
水木&随风
1楼-- · 2019-07-16 02:38
index被定义为寄存器类型,错误可能是因为你定义的位数小,位数变大了当然不会错误了
评分
参与人数 1
积分
+10
收起
理由
zhou2sheng
+ 10 感谢您的参与,您的支持是我们最大的动力.
查看全部评分
加载中...
youzizhile
2楼-- · 2019-07-16 06:37
从报出的错误来看是因为这个循环中的终止条件不是常数,导致for循环在250次循环后终止。也是主要因为第一个程序的index和operand都是4位的,而把index变大后就可以判断终止条件是当operand为15时for循环终止。
加载中...
HUC犀利哥
3楼-- · 2019-07-16 12:32
楼上说的对,
加载中...
camp
4楼-- · 2019-07-16 14:36
3楼正解。
加载中...
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
基于FPGA的X射线安检设备控制器
2 个回答
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下
6 个回答
关于VHDL或Verllog程序稳定性的问题
11 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
评分
查看全部评分
一周热门 更多>