CPLD和VERILOG语言之间怎么协同工作的

2019-07-16 01:15发布

本人初学CPLD/FPGA,现有一疑问:用verilog写的一个项目的程序,读起来类似于C语言那种一条一条执行的指令,这程序烧到CPLD芯片里后是怎么工作的,芯片会自己搭一个门电路出来吗?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
fantek
1楼-- · 2019-07-16 05:04
现在有Verilog,VHDL,SystemC等多种硬件描述语言。你说的这种芯片叫可编程芯片(FPGA、CPLD)。具体如何把硬件描述语言变成可下载到芯片的配置文件,是一个比较复杂的过程。Xilinx和Altera是世界两大可编程芯片供应商,都提供开发工具和芯片。可以到网上搜一些相关资料看一下,达到用一种硬件描述语言顺利开发一些电路功能模块,就算入门了。要想学精,也不容易啊。

评分

参与人数 1积分 +5 收起 理由 dongyumin + 5 您的付出是论坛的动力,感谢您一直支持!.

查看全部评分

zcswinner
2楼-- · 2019-07-16 08:50
fantek 发表于 2013-10-1 17:02
现在有Verilog,VHDL,SystemC等多种硬件描述语言。你说的这种芯片叫可编程芯片(FPGA、CPLD)。具体如何把硬 ...

多谢你了,CPLD是什么东西我已经了解过了,他的结构我也知道,我想问的是我用VERILOG 写的程序怎么烧到CPLD里就变成了某种数字门电路了
fantek
3楼-- · 2019-07-16 12:17
zcswinner 发表于 2013-10-1 22:57
多谢你了,CPLD是什么东西我已经了解过了,他的结构我也知道,我想问的是我用VERILOG 写的程序怎么烧到CP ...

简单地说CPLD中已经有你所需要的电路基本单元,你的程序只是把它们连接起来,形成功能电路而已。你可以分析一下由Verilog文件经过综合之后形成的配置文件格式。

一周热门 更多>