关于verilog语法问题

2019-07-16 01:17发布

99999999999999999999999999.jpg 我看不出来这个语法问题怎么修改,提示是说有语法错误。难道不是用parameter?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
13条回答
songqiaiwen
1楼-- · 2019-07-16 02:26
你可以试试parameter  后加上【2:0】试试,不知道报的是什么错误
haozix521
2楼-- · 2019-07-16 07:20
 精彩回答 2  元偷偷看……
songqiaiwen
3楼-- · 2019-07-16 12:18
哦,那就试试parameter  st1=3’b000;parameter  st2=3’b001;…………
haozix521
4楼-- · 2019-07-16 12:22
songqiaiwen 发表于 2013-9-18 16:15
哦,那就试试parameter  st1=3’b000;parameter  st2=3’b001;…………

不行。包括assign都不可以。真是奇怪额                           
lihanmiaomiao
5楼-- · 2019-07-16 16:26
有点意思,值得看看!
haozix521
6楼-- · 2019-07-16 18:39
lihanmiaomiao 发表于 2013-9-19 07:30
有点意思,值得看看!

呜呜呜,想不出来是什么问题啊。呜呜呜

一周热门 更多>