本人新手，使用的是购买的核心板，将FPGA引脚直接接带宽100MHz的示波器，超过5MHz输出就看起来不行了，本来想搞个100MHz的输出当DAC芯片的时钟的，
利用pll搞出来的时钟直接接引脚，走全局时钟网络，代码如下：
module test(clk,clkout1,clkout2);
input clk;
output clkout1,clkout2;

wire pllclk1,pllclk2;
pll clock(
          .inclk0(clk),
          .c0(pllclk1)
          );
pll2 clock1(
            .inclk0(clk),
            .c0(pllclk2)
                                );
assign clkout1=pllclk1;
assign clkout2=pllclk2;

endmodule
应该不是示波器的原因，100MHz带宽对10MHz信号来说应该是够了，而且很奇怪的是利用普通IO对板子上的ARM提供8MHz时钟时ARM可以正常工作，从示波器上看8MHz基本上像三角波了，这样也能使芯片工作吗？