FPGA

verilog中函数function 中的变量可以和调用模块的变量重名吗

2019-07-16 01:25发布

站内问答 / FPGA
6308 2 1529
verilog中函数function 中的变量可以和调用模块的变量重名吗
，有没有影响
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
lihanmiaomiao
1楼-- · 2019-07-16 06:57
谢谢分享，正是我感兴趣的主题。
camp
2楼-- · 2019-07-16 07:34
这个是没有影响的，function中的变量只对function内部有效，对于外部只作为输入，无影响.

一周热门 更多>