FPGA

循环移位求助

2019-07-16 01:29发布

站内问答 / FPGA
14496 1 955
请问在Verilog里， out<={out[2:0],in};  或者 out<={in,out[3:1]}; 这种类型的表达式具体是怎么执行的(即原理)？谢谢
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
初末--回眸，心
1楼-- · 2019-07-16 03:04
前者应该是循环左移，后者一个是个循环右移吧！不知道你的out位宽是多少，in是什么

一周热门 更多>