新手求助，一个简单的程序

2019-07-16 01:30发布

该问题目前已经被作者或者管理员关闭, 无法添加新回复

8条回答

1楼-- · 2019-07-16 01:54

如果第一个图片上面的程序是书上的第二个是你的程序的话首先，在module后面你没有添加端口定义，其次，你的中间程序中国，没有添加I/O说明就是input output
每个verilog程序包括四个主要部分：端口定义、I/O说明、内部信号声明、功能定义

2楼-- · 2019-07-16 02:00

抬眼一看，你第一张图就错了

3楼-- · 2019-07-16 07:20

好好看看基础语法书吧再接再厉

4楼-- · 2019-07-16 07:53

第一个程序难道是看书不认真？

5楼-- · 2019-07-16 08:36

精彩回答 2 元偷偷看……

6楼-- · 2019-07-16 10:29

仔细看错误提示~~