FPGA

ISE用Modelsim SE仿真出错，请大家帮忙看看

2019-07-16 01:30发布

站内问答 / FPGA
3919 19 1414
刚装几天ISE和Modelsim SE，仿真从来没成功过。波形图中显示输入的变量全为高阻，输出变量当然就没有值全为红线。
下面是Transcript中的最后几行，大家看看这显示什么问题,谢谢了!
# Top level modules:
#     glbl
# vsim -L xilinxcorelib_ver -L unisims_ver -L unimacro_ver -lib work -voptargs="+acc" -t 1ps work.top glbl
# ** Note: (vsim-3812) Design is being optimized...
#
# Loading work.top(fast)
# Loading work.glbl(fast)
# .main_pane.wave.interior.cs.body.pw.wf
# .main_pane.structure.interior.cs.body.struct
# .main_pane.objects.interior.cs.body.tree

VSIM2>





Transcript Transcript
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
cleusewitz
1楼-- · 2019-07-16 03:05
是不是没初始化赋值啊？ 所以不能判断状态就都高阻了？ 建议你重新检查下测试文本
wenqiinn
2楼-- · 2019-07-16 06:47
cleusewitz 发表于 2013-7-10 09:20
是不是没初始化赋值啊？ 所以不能判断状态就都高阻了？ 建议你重新检查下测试文本 ...

我代码是个分频，以前做的在Quarts II上用Modelsim Altera仿真没问题，仿真文件应该没问题
cleusewitz
3楼-- · 2019-07-16 11:38
建议你把测试文件和代码贴一下  Transcript是没问题的
wenqiinn
4楼-- · 2019-07-16 13:58
 精彩回答 2  元偷偷看……
cleusewitz
5楼-- · 2019-07-16 14:02
两个……initial……

initial begin                                                  
     clk=1'b1;
     reset=1'b0;
     #50
     reset=1'b1;   
end                                                   
  always #25  clk=~clk;


你改成这样试试？
wenqiinn
6楼-- · 2019-07-16 18:24
cleusewitz 发表于 2013-7-10 10:04
两个……initial……

initial begin                                                  

还是高阻。应该不是测试文本的问题，我在Quartus上用过，编译没错仿真也能出正确波形。
现在我怀疑是不是软件设置的问题，毕竟是刚上手

1 2 3 4 下一页

一周热门 更多>