FPGA

ISE用Modelsim SE仿真出错，请大家帮忙看看

2019-07-16 01:30发布

站内问答 / FPGA
3860 19 1414
刚装几天ISE和Modelsim SE，仿真从来没成功过。波形图中显示输入的变量全为高阻，输出变量当然就没有值全为红线。
下面是Transcript中的最后几行，大家看看这显示什么问题,谢谢了!
# Top level modules:
#     glbl
# vsim -L xilinxcorelib_ver -L unisims_ver -L unimacro_ver -lib work -voptargs="+acc" -t 1ps work.top glbl
# ** Note: (vsim-3812) Design is being optimized...
#
# Loading work.top(fast)
# Loading work.glbl(fast)
# .main_pane.wave.interior.cs.body.pw.wf
# .main_pane.structure.interior.cs.body.struct
# .main_pane.objects.interior.cs.body.tree

VSIM2>





Transcript Transcript
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
wenqiinn
1楼-- · 2019-07-17 09:30
cleusewitz 发表于 2013-7-10 10:43
你看看Transcript 里有没有  一般有命令的应该

这是在Quartus用Modelsim Altera仿真的，我标出来的红 {MOD}字体是在ISE Modelsim SE仿真时没有的，能看出是啥问题吗
# Top level modules:
#     test_vlg_tst
#
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cycloneii_ver -L rtl_work -L work -voptargs="+acc"  test_vlg_tst
# vsim -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cycloneii_ver -L rtl_work -L work -voptargs="+acc" -t 1ps test_vlg_tst
# Loading work.test_vlg_tst
# Loading work.test
#
# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
cleusewitz
2楼-- · 2019-07-17 10:31
第一个应该是针对 altera调用的 函数  没有应该是xilinx不需要吧？
第二个是表示的是一直运行仿真 直到你手动停止
run + 时间  表示仿真多长时间
wenqiinn
3楼-- · 2019-07-17 13:54
 精彩回答 2  元偷偷看……
cleusewitz
4楼-- · 2019-07-17 18:30
呵呵 多操作操作熟悉了就知道怎么改了~  其实软件还是比较简单的
wenqiinn
5楼-- · 2019-07-17 19:04
cleusewitz 发表于 2013-7-10 12:18
呵呵 多操作操作熟悉了就知道怎么改了~  其实软件还是比较简单的

仿出来了，真高兴。
我的ISE是14.2的，顶层文件都得自己手输入。写代码是设的顶层模块和测试文件不同

D72}3E@]YZCYTBP4KU1BHYR.jpg
wenqiinn
6楼-- · 2019-07-18 00:04
谢谢cleusewitz的帮助，我的问题解决了，纠结了好几天。
ISE14.2不知道其他人遇到这样的问题没有，顶层模块要自己输入。
如图所示（希望对其他人有帮助）

]48IWJY(K[Y6{NEA)5~S42F.jpg
上一页 1 2 3 4 下一页

一周热门 更多>