FPGA

宏模块出错

2019-07-16 01:38发布

站内问答 / FPGA
11741 3 1181
各位大侠，小弟用Quartus 2 画一个数字跑表的原理图，但是出现以下这种错误：Error: Port "clk_en" does not exist in macrofunction "inst1"  请问如何解决？谢谢！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
1563661808
1楼-- · 2019-07-16 04:14
生成PCB操作时出现的？
再生成一次看看呗，慢慢找错误，我都是一个一个找的
WAITXHURT
2楼-- · 2019-07-16 09:06
可能是原理图库和PCB库里的引脚名称不对应引起的，检查下库
z00
3楼-- · 2019-07-16 12:50
楼主发错版块了 可以发到FPGA/VHDL版块

一周热门 更多>