FPGA

仿真同一个时间赋值问题

2019-07-16 01:40发布

站内问答 / FPGA
6450 2 1344
在I2C仿真的时候，怎么可以将数据同时赋值给sdat_in，没理解

wand sdad; //
reg sdat_in;   
assign sdad = sdat_in;

begin
#1000       sdat_in <= data[7];
#1000       sdat_in <= data[6];
#1000       sdat_in <= data[5];
#1000       sdat_in <= data[4];
#1000       sdat_in <= data[3];
#1000       sdat_in <= data[2];
#1000       sdat_in <= data[1];
#1000       sdat_in <= data[0];
end
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
1004758603
1楼-- · 2019-07-16 04:01
begin-end是顺序型的，上面指的是1000个时间单位就执行第一条程序，再过1000就执行第二条这样下来的；要是fork-jion的话才是并行
willis.lv
2楼-- · 2019-07-16 05:36
1004758603 发表于 2013-5-21 17:29
begin-end是顺序型的，上面指的是1000个时间单位就执行第一条程序，再过1000就执行第二条这样下来的；要是f ...

原来是这样子啊，谢谢了啊，理解了

一周热门 更多>