深入浅出玩转FPGA－读SDRAM代码的一个疑惑

2019-07-16 01:42发布

tica, sans-serif, 宋体">深入浅出玩转FPGA 基于EP1C3的进阶实验中，读SDRAM代码的时候碰到下面这段代码：
assign sdram_wr_ack = ((work_state == `W_TRCD) & ~sys_r_wn) | (work_state == `W_WRITE)
| ((work_state == `W_WD) & (cnt_clk_r < 9'd6)); //写SDRAM响应信号,作为wrFIFO的输出有效信号
// (cnt_clk_r < 9'd6) ？？？是为了限定在写状态开始的前几个时钟吗？
assign sdram_rd_ack = (work_state_r == `W_RD) & (cnt_clk_r > 9'd1) & (cnt_clk_r < 9'd10); //读SDRAM响应信号
//(cnt_clk_r > 9'd1) & (cnt_clk_r < 9'd10)
加粗部分的代码有什么作用呢？为什么要这样写？请特权同学指教，谢谢！

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。