新人求教关于VHDL移位的问题

2019-07-16 01:51发布

本帖最后由 KIKI琪于 2013-3-11 18:05 编辑

因为移位比较不熟悉用法  这地方总出错

  if clk='1' and clk'event then
   v ror 1;

V设置的是变量

错误时Error (10500): VHDL syntax error at zuihouyici.vhd(19) near text "ror";  expecting "(", or "'", or "."

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。