初学者应该选择VHDL还是Verilog语言学习

2019-07-16 01:56发布

8414 3

我想学FPGA，但我不知道应该选择VHDL还是Verilog，我想选择一个工作中用得多的语言学习，希望大家能给点建议。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

3条回答

1楼-- · 2019-07-16 06:07

精彩回答 2 元偷偷看……

2楼-- · 2019-07-16 11:21

ylbaiwy 发表于 2013-1-9 22:19
个人觉得verilog语言用的多一点，也比较好理解一点。

谢谢推荐

3楼-- · 2019-07-16 14:42

我也犹豫着呢