51单片机 FPGA

关于 3-8译码器的 vhdl描述问题

2019-07-16 02:03发布

站内问答 / FPGA
10052 1 990
分别使用Process语句、when-else语句和case-when语句完成3-8译码器的设计。
本人初学，希望大家帮我看下，我写的程序
  1. Library ieee
  2. Use ieee.std_logic_1164.all
  3. Entity decoder3_8 is
  4.    Port(  a,b,c:in std_logic;
  5.          y:out std logic_vector(7 down to 0);
  6. 　　　);
  7. Architecture art of decoder3_8 is
  8.    Signal s:std_logic_vector(2 down to 0);
  9.    S<=a&b&c;
  10. Begin
  11.    Process(a,b,c)  is
  12.       
  13.       Begin
  14.          If s=”000 “ then
  15.            y<=”00000001”;
  16.          Elseif s=”001” then
  17.            Y<=”00000010”;
  18.          Elseif s=”010” then
  19.            Y<=”00000100”;
  20.          Elseif s=”011” then
  21.            Y<=”00001000”;
  22.          Elseif s=”100” then
  23.            Y<=”00010000”;

  25.            
  26.          Elseif s=”101” then
  27.            Y<=”00100000”;
  28.          Elseif s=”110” then
  29.            Y<=”01000000”;
  30.          Elseif s=”111” then
  31.            Y<=”10000000”;
  32.      Else
  33.           Y=”00000000”;
  34.    End if;
  35. End process;
  36. End architecture art ;

  38. //

  40. Library ieee
  41. Use ieee.std_logic_1164.all
  42. Entity decoder3_8 is
  43.    Port(  a,b,c:in std_logic;
  44.          y:out std logic_vector(7 down to 0);
  45. 　　　);
  46. Architecture art of decoder3_8 is
  47.    Signal s:std_logic_vector(2 down to 0);
  48.    S<=a&b&c;
  49.    Begin
  50. 　　Y(7 down to  0)<=”00000001” When s=”001” else
  51. 　　   ”00000010” When s=”001” else
  52. 　　   ”00000100” When s=”001” else
  53. 　　   ”00001000” When s=”001” else
  54. 　　   ”00010000” When s=”001” else
  55. 　　   ”00100000” When s=”001” else
  56. 　　   ”0100000” When s=”001” else
  57.        ”10000000” When s=”001” else
  58.        “00000000”;
  59. End architecture art;



  63. // Library ieee
  64. Use ieee.std_logic_1164.all
  65. Entity decoder3_8 is
  66.    Port(  a,b,c:in std_logic;
  67.          y:out std logic_vector(7 down to 0);
  68. 　　　);
  69. Architecture art of decoder3_8 is
  70.    Signal s:std_logic_vector(2 down to 0);
  71.    S<=a&b&c;
  72. Case s is
  73. When "000"=> y<="00000001";
  74. When "001"=> y<="00000010";
  75. When "010"=> y<="00000100";
  76. When "011"=> y<="00001000";
  77. When "100"=> y<="00010000";
  78. When "101"=> y<="00100000";
  79. When "110"=> y<="01000000";
  80. When "111"=> y<="10000000";
  81. When others=> y<="00000000";
  82. End case;
  83. End architecture art ;
复制代码
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
zhubo34
1楼-- · 2019-07-16 06:45
 精彩回答 2  元偷偷看……

一周热门 更多>