关于VHDL中的信号读取问题，求解答

2019-07-16 02:05发布

16287 3

本帖最后由 Leo_Tseng 于 2012-10-1 17:40 编辑

在VHDL中，a:=b;c:=a;为什么不能在同一进程中出现？变量的值不是立即变化的吗？这样有什么不可以的呢？为什么在verilog中就可以呢

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

3条回答

1楼-- · 2019-07-16 06:25

这是阻塞赋值与非阻塞赋值的问题，在always语句中也是顺序执行的，说硬件描述语言是并行的，指的是进程与进程之间是并行的。

2楼-- · 2019-07-16 08:10

记住一点，你的代码要用硬件电路能实现才行

3楼-- · 2019-07-16 11:08

精彩回答 2 元偷偷看……