FPGA

编译简单语句出错求助

2019-07-16 02:09发布

站内问答 / FPGA
3175 2 1783
module adsadsddf(rw, co_data,in_data,out_data);
input rw;
input[3:0] co_data ;
output[3:0] in_data;
input[3:0] out_data;
assign in_data=co_data;
assign co_data=(rw==1b'1)? 4'bz:out_data;
endmodule



编译时系统说倒数第二条语句错，就是assign co_data=(rw==1b'1)? 4'bz:out_data;出错，怎么回事，急求帮助
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
lstcspring
1楼-- · 2019-07-16 04:42
”input[3:0] co_data “
“co_data=(rw==1b'1)? 4'bz:out_data;”输入型的赋值，不能这样用
491241553
2楼-- · 2019-07-16 07:46
太感谢了

一周热门 更多>