请教时序约束的方法

FPGA

请教时序约束的方法

2019-07-16 02:11发布

站内问答 / FPGA

6598 5

我是一个FPGA初学者，关于时序约束一直不是很明白，时序约束有什么用呢？我只会全局时钟的时序约束，如何进行其他时序约束呢？时序约束分为哪几类呢？不同时序约束的目的？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

5条回答

不言衷

1楼-- · 2019-07-16 03:43

精彩回答 2 元偷偷看……

vieworld177

2楼-- · 2019-07-16 07:06

对于fpga设计，肯定需要一个统一的工作始终，也是顶层时钟，它通过fpga内部晶振分频得到，所有部件在这个时钟的控制下统一运转。在顶层时钟下，不同的部件可能运行速率不一样，这就需要由顶层时钟或者晶振的分频得到。对于时序逻辑，各个部件在控制时钟的上升沿工作还是下降沿工作，及其影响都要考虑到，还要考虑硬件的延时