FPGA

八选一多路开关

2019-07-16 02:12发布

站内问答 / FPGA
2111 5 1457
//八位多路开关
module Mux_8(addr, in1, in2, in3, in4, in5, in6, in7, in8, Mout, nCS);
input[2:0] addr;
input[width-1:0] in1, in2, in3, in4, in5, in6, in7, in8;
input nCS;
output[width-1:0]Mout;
parameter width = 8;

always@(addr or in1 or in2 or in3 or in4 or in5 or in6 or in7 or in8 or nCS)
begin
        if(! nCS)
           case(addr)
                3`b000: Mout = in1 ;
                3`b001: Mout = in2 ;
                3`b010: Mout = in3 ;
                3`b011: Mout = in4 ;
                3`b100: Mout = in5 ;
                3`b101: Mout = in6 ;
                3`b110: Mout = in7 ;
                3`b111: Mout = in8 ;
                endcase
                else
                Mout = 0;
        end
       
endmodule
这个程序是照着 夏宇闻译_Verilog数字系统设计教程(第二版)上面敲的 为啥编译时总是有错误
Error (10137): Verilog HDL Procedural Assignment error at Mux_8.v(20): object "Mout" on left-hand side of assignment must have a variable data type
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
彦小北
1楼-- · 2019-07-16 07:44
好吧 还是自己解决了 去掉使能控制 直接完成数选功能
//八位多路开关
module Mux_8(addr, in1, in2, in3, in4, in5, in6, in7, in8, Mout);
input[2:0] addr;
input[width-1:0] in1, in2, in3, in4, in5, in6, in7, in8;

output reg [width-1:0] Mout;
parameter width = 8;

always@(addr or in1 or in2 or in3 or in4 or in5 or in6 or in7 or in8 )

        begin
           case(addr)
                3'b000: Mout = in1 ;
                3'b001: Mout = in2 ;
                3'b010: Mout = in3 ;
                3'b011: Mout = in4 ;
                3'b100: Mout = in5 ;
                3'b101: Mout = in6 ;
                3'b110: Mout = in7 ;
                3'b111: Mout = in8 ;
                default: Mout = 0;
                endcase
                end

endmodule
yujingyi2011
2楼-- · 2019-07-16 09:52
用了使能，缺少输出寄存器定义："reg[width-1:0] Mout"
pkzgx
3楼-- · 2019-07-16 11:36
xiaogai6pm
4楼-- · 2019-07-16 17:00
, 还需要多学习声光控开关http://www.haiyingpir.com
彦小北
5楼-- · 2019-07-16 22:04
 精彩回答 2  元偷偷看……

一周热门 更多>