专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
Quartus II9.0 对原理图进行时序仿真遇到问题
2019-07-16 02:25
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
5304
6
1570
对原理图进行时序
仿真
时,需要通过Node Finder把引脚置入时序仿真列表中,在Node Finder里面的list中缺少了Q端(Q0~Q7)的引脚,一直没弄明白这是怎么回事!(设计的是频率计,进行了前部分仿真,2位十进制计数器counter8和频率计主结构ft_top的设计,后面没做)
1.zip
(368.35 KB, 下载次数: 21)
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
宿命
1楼-- · 2019-07-16 08:09
我的D盘格了,QUATUSII 也没了,要不就可以帮你看看了
加载中...
独孤扬剑
2楼-- · 2019-07-16 08:17
这点问题你可以自学得到解决的
加载中...
panjm123
3楼-- · 2019-07-16 10:10
仔细看看书 肯定能解决
加载中...
华山论剑之
4楼-- · 2019-07-16 10:39
精彩回答 2 元偷偷看……
加载中...
360247
5楼-- · 2019-07-16 13:49
可以这样,选pins all 的下面一个pins all®ister
加载中...
天明天涯
6楼-- · 2019-07-16 18:25
你的Q1~Q7是reg型的变量么?如果是的,就在引脚导入中的Filter中选择all&Registers:post-fitting,你可以试试看看!!!
加载中...
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
基于FPGA的X射线安检设备控制器
2 个回答
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下
6 个回答
关于VHDL或Verllog程序稳定性的问题
11 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>