FPGA

verlog 的小问题 assign {a,b}=c+d; 这是什么意思

2019-07-16 02:29发布

站内问答 / FPGA
2671 3 1287
assign {a,b}=c+d;
这句话的意思是不是就是  a=b=c+d?
我是新手 还望指教
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
grq_820608
1楼-- · 2019-07-16 04:23
 精彩回答 2  元偷偷看……
xukuan1989
2楼-- · 2019-07-16 05:02
对的，就这样
601987107
3楼-- · 2019-07-16 06:35
这样啊 ，我懂了

一周热门 更多>