请教差分晶振电路电压受影响问题

2019-07-16 08:08发布

采用的差分晶振电路,原理图如图所示。在上电测试中,晶振供电3.3V没问题,地也没问题。但是在放上晶振SIT9102后,引脚的电压发生变化,用万用表测得不再是原来的3.3V,而是1.258V。有哪位大神知道这是什么问题吗?是我设计的电路问题? 晶振取下后单独测试工作正常,会产生波形,觉得不是晶振的原因,摘下晶振后重新用万用表点板子上的引脚,看是不是板子供电有问题了,结果3.3V还是3.3V。。很奇怪。一加晶振电压就变化。

1.png

友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
15条回答
mede1001
1楼-- · 2019-07-17 07:36
看是做什么用的,重要的是看技术规范的参数,比如如果是电源去耦,那大一些是没问题的
mede1001
2楼-- · 2019-07-17 08:41
不知道你看了这个LV7745的官方规格书没有?貌似有一个工作电流指标,Vcc Supply Current 一项  >80MHz是66mA  <80MHz是45mA,工作电流应该是不小,到10MHz 工作电流是多少不是很明确,如果达20-30mA的话,你表现的状况就非常正常了,很明显你退偶电阻太大了吧,20mA*100Ω=2V。建议直接供电或者另外单独一个三端稳压供电,应该就没事了。
ggfx
3楼-- · 2019-07-17 12:45
不好意思啊。我用的晶振为SIT9102AI-241-33E 10MHz的差分输出晶振,形式是LVDS。原理图我标识错误了。。。我试试将电阻去掉看看效果
butterflydw
4楼-- · 2019-07-17 12:46
 精彩回答 2  元偷偷看……
hfgdzc
5楼-- · 2019-07-17 12:55
晶振要求VCC的电流为66mA,VCC前面有个100欧姆的电阻,压降是多少?分析就知道了。电阻太大了。
jhhfhgj
6楼-- · 2019-07-17 13:11
电路设计有问题,你的1脚和6脚不应该连接在一起的,1脚是VDD,6脚是GND。

一周热门 更多>