电路设计

LDO输出端的并联电阻起到什么作用？

2019-07-16 08:10发布

站内问答 / 电路设计
11716 13 1122
1.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
13条回答
zhuzb0754
1楼-- · 2019-07-16 09:00
下电时为 C41 快速放电
蔡甸一角
2楼-- · 2019-07-16 11:58
 精彩回答 2  元偷偷看……
wuli北
3楼-- · 2019-07-16 17:10
可以去掉，芯片内置了一个同样的电阻。关闭时用于提供一个负载释放回路。
An internal
OUT A2 1 5 O
230-Ω (typical) pull-down resistor prevents a charge remaining on VOUT
when the regulator is in the shutdown mode (VEN low).
felixbury
4楼-- · 2019-07-16 22:07
使电容放电加速，如果不加C41的电压到mV级别的话放电速度特别的慢，之前用的一款芯片就是由于这个电容放电过慢导致芯片出BUG的。
dingyang598
5楼-- · 2019-07-16 23:53
那岂不是功耗很大
四哥201311
6楼-- · 2019-07-17 02:55
假负载，你后面的电容比较小，可以拿掉
1 2 3 下一页

一周热门 更多>