电路设计

LDO输出端的并联电阻有什么作用？

2019-07-16 08:49发布

站内问答 / 电路设计
9205 10 1049
13.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
10条回答
wuli北
1楼-- · 2019-07-16 10:42
 精彩回答 2  元偷偷看……
DH9527
2楼-- · 2019-07-16 13:15
假负载，当空载的时候为C41提供放电通道，不加一般也没有问题
fgfFsG
3楼-- · 2019-07-16 15:34
可以去掉，芯片内置了一个同样的电阻。关闭时用于提供一个负载释放回路。
An internal
OUT A2 1 5 O
230-Ω (typical) pull-down resistor prevents a charge remaining on VOUT
when the regulator is in the shutdown mode (VEN low).
jenny042
4楼-- · 2019-07-16 15:44
使电容放电加速，如果不加C41的电压到mV级别的话放电速度特别的慢，之前用的一款芯片就是由于这个电容放电过慢导致芯片出BUG的。
doublelove
5楼-- · 2019-07-16 20:50
那岂不是功耗很大
c1441424
6楼-- · 2019-07-16 22:12
 精彩回答 2  元偷偷看……
1 2 下一页

一周热门 更多>