电路设计

请问图中上拉电阻为什么是100K

2019-07-16 10:14发布

站内问答 / 电路设计
15523 2 1049
我看了很多资料及总结，说了上下拉电阻一般是1k-10k左右，但是不太清楚为什么图里的是100k，而且我看了数据手册，最大集电极电流不超过50mA就行了
上下拉电阻.png TLP285集电极最大电流.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
3121304020
1楼-- · 2019-07-16 16:10
你以为电阻是限流的么？加大电阻只是减少了集电结功耗，另外对一个电流，你电阻大一点，输出信号是不是就大一些。大的电阻也会强迫集电极电压下降而更容易饱和。然后必须要注意到，加大电阻意味着输出电阻增大，带动后级也许会存在障碍，一般数字器件电压型器件应是问题不大。 最佳答案
李春明
2楼-- · 2019-07-16 16:32
关键是要结合后续电路来分析   电阻大一些 对光耦的冲击也就越小一些

一周热门 更多>