在信号地和机壳地的ESD防护设计中，要做静电放电测试，请问怎么设计选型？ - 平头弟

在信号地和机壳地的ESD防护设计中，要做静电放电测试，请问怎么设计选型？

2019-07-16 10:50发布

站内问答 / 电路设计

13427 8

目前在做一款产品的电路设计，信号地和电源地直接是共地设计的，然后通过并联的阻容和机壳地相连，1000pF/2KV，1Mohm。
但是最近被告知产品要做静电放电测试，8KV打机壳，电容我查了一下最高只有5KV耐压，要过测试只能串两个电容，但是表贴电阻的耐压最多也就500V，根本没办法给串联电容均压。
有经验的交流下，静电放电测试也是很常规的测试了，通常应该怎么设计选型？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

8条回答

1楼-- · 2019-07-16 15:15

这个最好再将电容的耐压提升一下见过2KV的

2楼-- · 2019-07-16 18:04

打静电有专门的ESD二极管，比较容易找到满足8KV的需求的，可以并接后再加其他器件

3楼-- · 2019-07-16 20:44

精彩回答 2 元偷偷看……

4楼-- · 2019-07-17 01:55

111111111111111111111111111111111111111111111111111111111111111111111111111111111

5楼-- · 2019-07-17 06:16

为什么一定要贴片呢？

6楼-- · 2019-07-17 09:33

静电放电测试，PCB的地要处理好。另外，信号前端对地并联TVS管。

一周热门更多>

相关问题

相关文章