相位交错的逻辑信号对齐问题

2019-07-16 11:04发布

如图所示,为三路交错对称的周期性逻辑信号,频率为50k,占空比0.45.
如何在后级设计硬件电路, 处理后,使得他们三者对齐。


谢过各位大神了!
交错对称的周期逻辑信号 交错对称的周期逻辑信号
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
16条回答
晓晓江南
1楼-- · 2019-07-16 14:43
以下对电路图进行了一点“优化”,使74LS160与74LS151组成的指针寄存器在改变输出位置上更稳定:


捕获(2).JPG


补充内容 (2018-4-23 18:12):
其中有个连接错误:74LS151的I0~I7与74LS164的Q0~Q7,连接关系为I0对应Q7,I1对应Q6,I2对应Q5,I3对应Q4,I4对应Q3,I5对应Q2,I6对应Q1,I7对应Q0.
晓晓江南
2楼-- · 2019-07-16 20:02
要使得三者对齐,目前最为简便的方案就是取其中一组信号作为基准信号,分别与其他两种信号进行逻辑运算。
晓晓江南
3楼-- · 2019-07-17 01:13
 精彩回答 2  元偷偷看……
MUF420
4楼-- · 2019-07-17 04:56
首先楼主你这个三组信号是怎么取得?这个很关键,
why_2018
5楼-- · 2019-07-17 10:29
MUF420 发表于 2018-4-20 09:11
首先楼主你这个三组信号是怎么取得?这个很关键,

图中是我直接给的三个交错的方波信号。实际中,是dsp发出的三路移相的PWM信号。为了其他功能,希望把这三个错开的信号,用电路的方法进行再次同步对齐
why_2018
6楼-- · 2019-07-17 16:14
晓晓江南 发表于 2018-4-20 09:06
以下为实现电路(采用门电路):

谢谢你哈!这个电路的输出如图里面所示,out1 out2应该都是恒为低,out3为C路,我也用pspice仿了一下,确实out1和2都是低,好像实现不了对齐啊....
门电路.jpg

一周热门 更多>