why_2018 发表于 2018-4-20 15:42
谢谢你哈！这个电路的输出如图里面所示，out1 out2应该都是恒为低，out3为C路，我也用pspice仿了一下，确实out1和2都是低，好像实现不了对齐啊....

我去，其中两个门电路用错了，修改如下：

why_2018 发表于 2018-4-20 17:46
谢谢哈，确实可以都以C为基准进行对齐。但这样的话，A和B本身的信号信息就失去了，完全由C来决定，倘若这时候A或者B的信号被隔断，OUT1 OUT2输出的还是和C一样的信号，不利于后级进行判断处理。不知道有没有其他可以保存三路输入信息的方法来对齐他们呢？ ...

你的意思是：如果三路信号的任意一个信号被阻断，被阻断的信号对应的输出为0（这样不跟随基准信号）？

晓晓江南 发表于 2018-4-20 18:07
你的意思是：如果三路信号的任意一个信号被阻断，被阻断的信号对应的输出为0（这样不跟随基准信号）？

对，是的，就是希望三路信号经过处理后，既能三路保持对齐，各自仍然保留他原始的变化特征，比如某一路突然为恒高或恒低，相应的输出也是恒高或恒低，不受其他路的影响。

why_2018 发表于 2018-4-20 20:39
对，是的，就是希望三路信号经过处理后，既能三路保持对齐，各自仍然保留他原始的变化特征，比如某一路突然为恒高或恒低，相应的输出也是恒高或恒低，不受其他路的影响。

如果这样的话，难度很大，毕竟目前我还没有什么好的思路来实现对齐，在这里坐等大神来解惑了。

晓晓江南 发表于 2018-4-21 09:26
如果这样的话，难度很大，毕竟目前我还没有什么好的思路来实现对齐，在这里坐等大神来解惑了。

非常感谢你的帮助哈，一起交流学习