相位交错的逻辑信号对齐问题

2019-07-16 11:04发布

如图所示,为三路交错对称的周期性逻辑信号,频率为50k,占空比0.45.
如何在后级设计硬件电路, 处理后,使得他们三者对齐。


谢过各位大神了!
交错对称的周期逻辑信号 交错对称的周期逻辑信号
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
16条回答
晓晓江南
1楼-- · 2019-07-18 10:03
 精彩回答 2  元偷偷看……
晓晓江南
2楼-- · 2019-07-18 14:52
本帖最后由 晓晓江南 于 2018-4-22 10:27 编辑

为了这个拟定了很多思路,以下是其中一种,不知道效果怎么样:


捕获(2).JPG

其中,DSB1,DSB2,DSB3为三路信号输入端,Z1,Z2,Z3为输出端。


补充内容 (2018-4-22 12:12):
这里放了一个错误:应将U12A,U12B,U12C均改为与门。
why_2018
3楼-- · 2019-07-18 17:07
晓晓江南 发表于 2018-4-22 12:40
以下对电路图进行了一点“优化”,使74LS160与74LS151组成的指针寄存器在改变输出位置上更稳定:

哇,真是佩服你啊,如此翔实的设计,我好好研究下
晓晓江南
4楼-- · 2019-07-18 19:20
why_2018 发表于 2018-4-22 21:42
哇,真是佩服你啊,如此翔实的设计,我好好研究下

为了实现你所说的信号对齐,想了很多方法,就这一种实现起来比较容易,其他的涉及到信号处理这个知识点(还没有学过),当然没有经过仿真,不知道效果如何,另外说一下,555计时器的输出频率要求高于输入信号频率(理想情况是最好与信号频率相等),还有输出不会立即实现对齐,需经过一段时间,电路会自动调整使其信号对齐,总而言之,希望能实现的,如果没有实现的话,那就是电路的一些地方没有设计好,算法是对。

一周热门 更多>